Modifaction sur le diviseur de fréquence (mapping de la sortie)

TopLevel.vhd

@@ -52,7 +52,7 @@ BEGIN
 		--PORT MAP ( in_clk => MAX10_CLK1_50, out_cpt23 => H);
 
     DivFreqInst : Compteur_Decompteur_NBits
-        PORT MAP(clock => MAX10_CLK1_50, Din => (others => '0'), reset => '0', load => '0', Cin => '1', UpDown => '1');
+        PORT MAP(clock => MAX10_CLK1_50, Dout => DivFreqOut, Cin => '1', Din => (others => '0'), reset => '0', load => '0', UpDown => '1');
 		
     DINTEMP(7 DOWNTO 2)<= SW(9 DOWNTO 4);
     DINTEMP(1 DOWNTO 0)<= "00";